目前全球最先进的半导体工艺已经进入7nm，下一步还要进入5nm、3nm节点，制造难度越来越大，其中晶体管结构的限制至关重要，未来的工艺需要新型晶体管。来自中科院的消息称，中国科学家研发了一种新型垂直纳米环栅晶体管，它被视为2nm及以下工艺的主要技术候选，意义重大。
行行查，行业研究数据库：www.hanghangcha.com
晶体管是集成电路的基本单元，用半导体制造晶体管是利用其特殊的导电能力来传递0或1的数字信号。晶体管的内部结构图如下图所示，在栅区不通电的情况下，源区信号很难穿过不导电的P型衬底到达漏区，即表示电路关闭（数字信号0），如果在栅区和衬底间加上电压，衬底中的电荷就会在异性相吸的作用下在绝缘氧化层下大量聚集，形成一条细窄的导电区，使得源区和漏区导通，电流就可以顺利从源区传递到漏区（信号1），这就是晶体管最基本的工作原理。而栅极下方两个N—阱间的距离，即导电沟道的长度，被定义为晶体管的尺寸。
传统的晶体管是金属－氧化物－半导体场效电晶体（Metal Oxide Semiconductor Field Effect Transistor，MOSFET）。金属构成闸极（Gate）/栅极，闸极下方有一层厚度很薄的氧化物，下方是半导体材料，在闸极两边分别作为源极（Source）和汲极（Drain）/漏极。中间由上而下依序为金属（Metal）、氧化物（Oxide）、半导体（Semiconductor），因此称为MOS。鳍式场效应晶体管（Fin Field-Effect Transistor，FINFET）是一种新的互补式金属氧化物半导体（CMOS）晶体管。FINFET把原本的2D构造的源极和汲极拉高成立体板状结构，大大增加了电流控制的接触面积。
FINFET是闸极长度缩小到20纳米以下的关键，对于半导体制程的微缩有重大意义。目前业界普遍认为7nm是深紫外光刻机（DUV）的极限工艺节点，7nm以下需要用极紫外（EUV）才能满足。但出于成本和工艺成熟度来考虑，厂商们希望越晚采用EUV越好，从而出现了Multi-pattern等方法避开了EUV，但代价是非常高的工艺复杂性。为了进一步提高集成电路容量和性能，半导体工艺在16/14nm节点正式引入FinFET，从2D走向3D，未来还将采用GAA、CFET等结构进一步三维化，以提高单位面积利用效率。
行行查，行业研究数据库：www.hanghangcha.com
手机访问行行查小程序更方便
查询行业研究数据库请点击了解更多！